Projektowanie Układów Logicznych
i Systemów Elektronicznych
Polski
English

Nowe Technologie

  CRV

  ABV

  ESL

ESL - Electronic System Level

ESL (Electronic System Level) jest metodologią, która dopiero kształtuje się na rynku. Generalnie ma ona zapewnić wyższy poziom abstrakcji opisu i szybsze projektowanie w porównaniu z obecnie stosowanymi technologiami. Pojawienie się tej metodologii jest spowodowane trudnościami z projektowaniem i weryfikacją dużych układów ASIC, które zawierają również procesory wbudowane. Tego typu układy nazywamy SoC (System On Chip). Zawierają one układy logiczne oraz mikroprocesory o znaczącej mocy obliczeniowej, które wymagają solidnego oprogramowania. ESL ma służyć nie tylko do projektowania i weryfikacji SoC. Metodologia ta ma rozwiązać następujące problemy:

  • Skrócić całkowity czas potrzebny na wykonanie układu elektronicznego. Wszystkie etapy cyklu projektowego powinny być skrócone włączając czas spędzony na specyfikacje, projektowanie i weryfikacje.
  • Przyśpieszyć projektowanie układów logicznych. Poszukuje się tutaj bardziej abstrakcyjnych form opisu sprzętu, które umożliwiłyby szybsze projektowanie niż tradycyjne techniki RTL.
  • Uprościć weryfikacje i projektowanie SoC. Chodzi tutaj o metodologie gdzie część sprzętowa i oprogramowanie będą rozwijane równolegle a nie szeregowo jak do tej pory.
  • Zapewnić wyższą jakość projektowanych układów. Czyli uprościć weryfikacje projektów i usprawnić testowanie dużych układów.

Na rynku pojawiło się wiele rozwiązań, które są przedstawianie przez producentów jako narzędzia ESL. Niestety narzędzia te zwykle skupiają się nad rozwiązaniem lub usprawnieniem tylko wybranych zagadnień dotyczących tej dziedziny. Przeglądając narzędzia dostępne na rynku można je podzielić na sześć grup:

  • Projektowane na poziomie algorytmu.
  • Projektowanie na poziomie architektury i specyfikacji.
  • Projektowanie i rozdział aplikacji na cześć sprzętową i oprogramowanie.
  • Tworzenie wirtualnych platform sprzętowych do testowania oprogramowania.
  • Szybkie projektowanie układów logicznych. Czyli synteza behawioralna.
  • Projektowanie środowiska do szybkiej weryfikacji układów logicznych.
ESL

Wielu producentów skupia się nad dostarczeniem spójnego środowiska do projektowania sprzętu i oprogramowania. Do tego celu stosują jeden język, zwykle C lub C++ do rozwoju oprogramowania i opisu sprzętu. Jednak często napotykane są tutaj trudność gdyż język C/C++ jest językiem sekwencyjnym i nie posiada mechanizmów do modelowania współbieżności co jest niezbędne w językach opisu sprzętu. Producenci posiłkują się tutaj językiem SystemC. Jest to w zasadzie biblioteka zawierająca funkcje, klasy czy szablony w języku C++, które umożliwiają modelowanie współbieżnych procesów.

Inne narzędzia często konwertują opis w języku C/C++ do postaci automatu stanów zapisanego w języku HDL. Automat stanów wykonuje sekwencyjnie te same instrukcje, które były zapisane w języku C++. Dla zwiększenia efektywności takiej konwersji, dostarcza się optymalizacje, która umożliwia zrównoleglenie operacji wykonywanych przez automat. W konsekwencji powstaje kilka automatów współbieżnych, które szybciej wykonują te same operacje

Na rynku dostępne są również narzędzia, które wspierają rozszerzoną wersję języka C/C++. Producenci po prostu dodają do składni języka konstrukcje, które upraszczają lub umożliwiają modelowanie sprzętu.

Dla projektantów układów elektronicznych najbardziej interesujące wydają się narzędzia ESL firmy Bluespec. Firma ta oferuje narzędzia do syntezy behawioralnej języka Bluespec SystemVerilog. W oparciu o język SystemVerilog opracowano środowisko do szybkiego i spójnego opisu układu logicznego, który później jest syntezowany do kodu RTL. Według firmy Bluespec, synteza behawioralna skraca czas projektowania układu logicznego o połowę.

Należy tutaj wspomnieć, ze do grupy narzędzi ESL zaliczany jest również popularny MatlabTM firmy Mathworks. MatlabTM jest używany do symulacji na poziomie algorytmów. Jednakże dostępne są dodatkowe narzędzia, które umożliwiają generacje kodu RTL lub netlisty dla układów FPGA bezpośrednio z kodu Matlaba czy też z diagramu SimulinkTM. Jest to wykorzystywane głownie przez projektantów układów DSP (Digital Signal Processing).

Eksperci twierdzą, że rok 2008 będzie rokiem przełomowym dla narzędzi ESL. Zapewne najlepsze narzędzia umocnią się na rynku podczas gdy pozostałe prawdopodobnie znikną. Warto zatem obserwować ten rynek i zmagania wielu producentów nad dostarczaniem nowej technologii dla projektowania układów elektronicznych.

Copyright ©2008 pulselogic.com.pl